PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-036880

(43) Date of publication of application: 29.02.1984

(51)Int.CI.

GOSK 9/46 H03K 21/00 H04N 1/02 HO4N 1/40

(21)Application number: 57-147942 (22)Date of filing:

26.08.1982

(71)Applicant: FUJITSU LTD (72)Inventor: HATSUZAKI JUNJI


(54) COUNTING CIRCUIT OF BIT

(57) Abstract:

PURPOSE: To attain high speed operation with a simple circuit, by dividing a long bit string from the upper position into short bit strings and counting and holding the specific bit in each division successively in a counter repeatedly to count up the specific bits

down to the lowmost digit.

CONSTITUTION: The counter CNT and a register REG2 are cleared and a fraction, 1001 e.g., obtained (2) by dividing a long bit string into 4-bit units from the upper position is inputted, the sum of a conversion table TBL is set up to 10 to indicate the existance of two bits 1. When the SUM10 is transferred to the REG2 and "1111" is inputted to the REG1, the carrier part CR of the TBL and the SUM are turned to "1" and "10" respectively, indicating the existence of six bits 1. If "1" of the CR is transferred to the CNT. "10" of the SUM is transferred to the REG2 and then "0011" is inputted to the REG1, the CNT and REG2 are turned to "10" and "00" respectively through "1"



in the CR and "00" in the SUM. When "1110" is inputted to the REG1, the CNT and REG2 are turned to "10" and "11" respectively through "0" in the CR and "00" in the SUM and a counted value 1011=11 is obtained. Thus, bits are counted from the long bit string at a high speed by the sample circuit.

LEGAL STATUS

[Date of request for examination] Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(B) 日本国特許庁 (JP)

10 特許出願公開

⑩公開特許公報(A)

昭59-36880

| Mnt. Cl.3 | |
|-----------|-------|
| G 06 K | 9/46 |
| H 03 K | 21/00 |
| H 04 N | 1/02 |
| | 1/40 |

識別記号 庁内整理番号 6619-5B 6628-5 J 7334-5 C 7136-5 C

③公開 昭和59年(1984)2月29日発明の数 1審査請求 未請求

(全 5 頁)

動ビット計数回路

②特 顧 昭57-147942

②出 願 昭57(1982)8月26日 ②発 明 者 初崎純士 川崎市中原区上小田中1015番地 富士通株式会社内

の出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑩代理人 弁理士 玉蟲久五郎 外3名

明 舗 基

- 1、発明の名称 ピツト計数回路
- 2. 特許請求の範囲

・・ 連のビット列中の特定のビットの個数を計数 するビット計数回路に於て、ビット教教館の上位 シットを計数度時するカウンタと、解配ビットを対象 とリーを計数にではビットと数計数ピット列の の部を入力して嫁被計数ピット列の つまを入力して嫁被計数ピット列の しの個数と傾配下位ビットと表計数値との和を 出力し、原和の出力の上位ビットを演配カウンタ の、下位ビットを前配レジスタモをれたれち見を 演渉・ブルとを備え、前配カウンタの計数保持 方容と簡単にクスタの保持内容とを組合せて を開記被計数ピット列中の特定のビットの個数と して出力する構成としたことを特限とするビット 計数回路。

3. 発明の詳細な説明

発明の技術分野

本発明は、一連のビット列中の特定のビット例

えば 1 型いは 0 のビツトの機数を計数するビツト計数回路に関するものである。

继来技術と問題点

西徽処理分野等に於ては、例えば 2 値距像の戦 る領域内の白面素或いは黒面素の個数を計数し、 パターンの特徴を抽出することが行われている。 この場合、2値延像のビツト列中の"1 * 或いは *0 *の個数を計数する処理が必要となるもので ある。第1図は従来のビツト計数回路の一例のブ ロック関であり、INは被針数ピット列の入力デ - 夕、SRはパラレルイン・シリアルアウトのシ フトレジスタ、CNTはカウンク、BORは排他 的論理和國路、bcは計数すべき特定のピツトを 指示する計数ピツト割御信号である。被計数ピツ ト列は、データ転送単位径にシフトレジスタ S R にセツトされ、順次1ビツトのシフトにより排他 的論理和回路BORで計数ピツト期御信号bcと の排他的論理和がとられ、排他的論理和出力がカ ウンタCNTに人力されて計数され、計数結果が 特定ビツトの計数値として出力される。この従来 の構成では、1ビット単位で計数する為、比較的 簡単な構成となるが、長いビット列に対しては処 運時間が長くなる欠点がある。

又第2関に示すように、変換テーブルTRLを 設け、被計数ピツト列をアドレスとし、そのアド レス入力の ' 」 " の個数を出力することが提案さ れている。同関に於て、REGI、REGIはレ ジスタ、EORSは排他的論理和國路群、ADD は加算器である。レジスタRBGIにセツトされ た被針数ピット列の入力データ1Nは、排価的論 理和回路群BORSを介して変換テープルTBL のアドレスとなるもので、計数すべき特定のピツ トを"1"(又は"0")とすると、計数ピット・ 制御信号 b c を * 0 * (又は * 1 *) とし、排機 的論理和回路群EORSを介して変換テーブルT BLのアドレスとする。例えばレジスタREGI にセツトされた人力データ1Nが・011101 01 11111111 の8ピットのよき 、"1"のピットを計数する場合、計数ピット制 御信号り c は 0 とし、入力データ! N はその

まま掃傷的論理和関係BORSを介してアドレス 入力となり、変換テーブル下BLから、それぞれ **0.101 **、**1000 **が出力されるように 構成される。この変後出力はレジスクRBG2に セツトされ、次の8ピツト中の**1 **の個数の変 摂出力と加算器ADDで加算され、レジスクRB G2に**1101 **がセットされ、その内容は順 な製師されたちの少なる。

この第2 図の従来例は、複数ピットを一部処理 することになるから、処理時間が短い利点がある が、ピット観数の異視別算の為の別算別か D D を 必要とし、又検針数ピット列が足くなると、別算 都 A D D 及びレジスク R B G 2 のピット幅が増加 し、関路規模が大きくなる欠点がある。

発明の目的

本発明は、加算器を必要とすることなく、計数 処理を複数ピットー情処理で行うことにより、比 検的関路規模を小さく、且つ高速でピット計数を うことができるようにすることを目的とするも のである。以下実施例について辞細に規明する。

発明の実施例

第3図は本発明の一実施例のプロツク図であり 、REGI. REG2はレジスタ、CNTはかり ンタ、BORSは排他的練理和短路群、TBLは 変換テーブルである。変換テーブルTBLは、路 出収用メモリ(ROM)等のメモリで構成され、 被計数ピツト列と中間計数値の下位ピツトとをア ドレス人力とし、被針数ピット列中の"1"のビ ツトの個数と下位中間計数値との和を担力するも のである。被計数ピット列と下位中間計数値のピ ツト艮をそれぞれm。 n とすると、m ≤ 2 n の関 係を満足するように選定する。このときの出力は n+lビットとなる。この出力の最上位ビットを キャリー那CR、下位カビツトをサム館SUMと する。例えば、被計数ピツト列を8ピツト、下位 中期計数値を3ビットとすると、それぞれ"10 100110", "101"の場合、これを結合 した。10108110101 *をアドレス人力 とし、被針数ピット列中の"」*ピットの個数 4 と下位中間計数値5との和9を2進4ピツトで多

現した。1001。を出力する。このときキャリー部CRは、1。. サム部SUMは、001。となる

初期状態としては、カウンダCNTとレジュタ REG2はクリアされる。そして被計数ピツト列 をデータ転送単位毎に入力データ」Nとしてレジ スグREGIにセツトする。このレジスタREG 1の内容は、計数ビット制御信号 b c により排他 的論理和回路がBORSで、" 1 "ピット計数時 はそのまま、゜0゜ピツト針数時は各ピツトが反 転される。そして排他的論理和回路群民ORSの 出力は、レジスタREG2の内容と運輸されて安 横テーブルTBLのアドレス入力となる。この症 換テーブルTBLの出力は、排他的論理和回路群 EORSの出力中に含まれる。」*ビットの振動 とレジスタREG2の内容との和となる。その出 力のサム部SUMはレジスタREG2にセツトさ れ、キャリー側CRはカウンタCNTのカゥント イネーブル値号となり、キャリー部CRが「」。 の時のみカウントアツブされる。

レジスクREG2へのサム部SUMのセツトとカウンクCNTのカウント動作と同様に、次の競特数ピツト列がレジスタREGIにセットされ、 前送の処理が繰り返される。そして最終的なピット計数値は、上位ピツトがカウンタGNTに、下 位ピツトがレジスタREG2に保持されているので、それらを連結した内容がピット計数値として 川力される。

合であるから、緑柏的倫理和関路群BORSの山 力は、レジスタRBGJの内容と同一となり、変 膜テープルTBLのアドレス入力としては、レジ スタRBGI、RBG2の内容が連結された。」 00106「又は、001001」とすること も可能である。)となり、変換テーブルTBLの 出力は、010となる。

にして(3), (4) ステップにより、カウンタ CNTの内容は"0010", レジスタREG2 の内容は"11"となり、検計数ピット列中の" 1"の側数は、"001011"即ち11個となる。

前述の如く」5 ピット果の検計数ピット列に対して、レジスケR EGI R EG 2 のピット間をして、レジスケR EGI R EG 2 のピットでを せれぞれ4 ピット、2 ピットとし、変換チープム はット H 数地理に4 ステップを要することによりは ボ、それぞれのビット幅を拡張することによりな を両連化することができる。又類の関の最大の を列ンケの短線が可能であるから、は3 最大の シッケのドロボイビット幅であるから、5 是 長い よびト列の計数が可能である。ツ ト 長のピット列の計数が可能であり、更に 長いビット例を計数する場合は、カッンクC N T のビット側ではまる。

第5 関は本発列の権の実施例のブロック図であ り、この実施例は、第3 関の実施例と比較して、 請他的練理和阻路群EORSを招いないで、計数 アドレス人力が1ビット多くなることにより、 変換テーブル下BILの容量は大きくなるが、大珍 最のメモリも比較的安価に入手できるので、 添体 的論理和目職群を當略できることと相供つてコストアツブになることはない。 又計解的作について は、前述の実施性と四様でもか、カッシタの11 の内容とレジスタRBG2の内容とを連結した内 穿が、減計版ビット列中の"1"又は"0"ビットの間ををでするのとなる。

発明の効果

以上級別したように、本発明は、加算器を用い ることなく、複数ピットー揺計数処理を可能とす ることができるものであるから、比較的小さい 圏 粘現板で高速計数処理が可能となる利点がある。 4. 微調の簡単な規則

第1 図及び第2 図は従来例のピット計数回路の プロック図、第3 関及び第5 図は本発明のそれぞ れ異なる裏施例のプロック図、第4 図は第3 図の 動作税明図である。

REGI. REG2はレジズク、TBLは変換 テーブル、CNTはカウンタ、BORSは排他的 練理和関略群である。

> 特許山獺人 富士通牒式会社 代理人介理士 玉森久五郎 外3名

